

中小功率隔离型开关电源设计概要

May 2019 Hangzhou Appliance Seminar


MPS

隔离变换器的基本拓扑


| 拓扑 | 电路 | 优点 | 缺点 |
|----------------------------------|----|---|--|
| 正激变换器 (Forward Converter) | | 副边电流连续，电流峰值小，变压器铜损小，温升低，铁芯小； 原边电流峰值小，主管器件电流额定值相对较低； 输出电流连续，电容纹波电流小，电容设计相对容易； 输出侧有电感，所以输出电压脉动小； | 器件相对较多，价格相对较贵； 一般工作在CCM，对于开环工作系统，输出接假负载，保证轻载时也工作在电流连续状态； |
| 反激变换器 (Flyback Converter) | | 价格便宜，电路简单（只有一个变压器，且输出没有电感和续流二极管）； | 输出纹波大，损耗大，效率低，通常用于低功率场合： $P < 150W$ ； 反激变换器中通常加入气隙，以防止变压器饱和（加入气隙后，磁化曲线变平，传递更多能量）； |
| 半桥变换器 (Half-Bridge Converter) | | Mos体二极管可以将开关管集射极电压箝位在输入电压，所以无需额外复位绕组和吸收电路； 输出电压纹波频率为开关频率的两倍，所以输出滤波电感和电容可以取得较小； 半桥变换器的两电容与倍压整流115V/230V应用相一致，方便配套使用变压器磁通正负交变，利用率高； | 结构较为复杂，电流加倍（输入电压为 $VI/2$ ）； 晶体管之耐压为输入电压，通常用于高输入电压场合； |
| 推挽变换器 (Push-Pull Converter) | | 两个功率管的驱动电路具有相同的公共端，因此，在驱动电路较为简单； 双管没有桥式电路的驱动直通问题； | Q所需承受之电流要比半桥式小一半，不过耐压却要承受两倍之输入电压方可，适合应用在较大输入电流、较低输入电压之场合； |
| 全桥变换器 (Full-Bridge Converter) | | 变压器原边仅一个绕组，变压器可以工作在正负两个方向，铁心利用率较高，且有较高之效率； D1/D2/D3/D4可以将开关管集射极电压箝位在输入电压，所以无需额外复位绕组和吸收电路； 输出电压纹波频率为开关频率的两倍，所以输出滤波电感和电容可以取得较小； 全桥式变换器的功率晶体管，其所须承受之电压与电流都比其它变换器小，因此，非常适合应用在大功率输出之装置； | 由于功率器件多，而且驱动电路会相对复杂，在价格上就会贵些； |

反激变换器(Flyback Converter)

- 反激式拓扑从降压-升压拓扑变换而来
- 此拓扑中初级侧开关管和次级整流管承受最高应力（电压和电流）
- 反激式变换器对于小于**150W**的应用是最常用的变换拓扑。



常用架构模型




简化模型


基本工作特性:

- 由变压器T, 开关管Q, 二极管D和滤波电容C组成
- T_{on} 时: D截止, 电感储能
- T_{off} 时: D导通
- 能量不能突变, 磁通不能突变

反激电路工作原理




Buckboost




Flyback

变压器模型
及功能理解:



A: Buckboost
结构理解



B: 磁畴结构
理解

反激变换器基本工作原理

- Q导通时，仅初级绕组处于激活状态，变压器为一简单串联电感器，初级线圈之变化率，则可表示为：

$$\frac{di_p}{dt} = \frac{V_1}{L_p}$$

初级圈电流会线性增加，此时在铁心中之磁通密度会从剩磁增加至工作峰值。


- Q截止时，初级绕组电流降为零，由于安匝（磁通密度）不能突变，变压器绕组极性变化，副边二极管导通，反馈能量。

次级线圈之变化率，则可表示为：


$$\frac{di_s}{dt} = \frac{V_s}{L_s}$$

次级圈电流由最大值变至零，此时在铁心中之磁通密度会从工作峰值降至剩磁。

- 对于反激式变换器，在一个周期内，可以自动完成磁复位。




反激电路工作状态



A) MOSFET开通

二极管反向截止
 L_p 通过 V_{in} 充电
 输出电容为负载续流




C) MOSFET、二极管关断

输出电容为负载续流
 MOS承受母线电压
 二极管承受输出电压

B) MOSFET关断

二极管导通，承受大电流
 L_s 为输出电容充电，为负载供电
 MOS承受高电压




注：CCM模式出现AB状态
 DCM模式出现ABC状态

占空比计算


稳态条件下（变压器或电感）满足伏秒平衡：

$$V_{in} * T_{on} = (N_p/N_s) * V_{out} * T_{off}$$



$$\frac{V_{out}}{V_{in}} = \frac{N t_{on}}{t_{off}} = \frac{N D T_{sw}}{(1-D) T_{sw}} = \frac{N D}{1-D}$$

CCM模式




$$\frac{V_{out}}{V_{in}} = N D \sqrt{\frac{R_{load}}{2 L_p F_{sw}}}$$

注： $N = N_s/N_p$

DCM模式

CCM模式反激电路的典型波形



输出电流


输入电流

MOS的Drain电压




副边绕组电压

注: $N=N_p/N_s$

DCM模式反激电路的典型波形




反激电路的主要寄生参数影响






实际上电路中仍存在着电感寄生电阻、原边电感寄生电容、MOS输入/驱动寄生电容、二极管寄生电容、磁芯气隙等许多非理想状况，有一定的影响；

主要寄生参数的影响






基本反激电压 寄生影响



$$V_{DS,max} = V_{in} + \frac{V_{out} + V_D}{N} + I_{peak} \sqrt{\frac{L_{leak}}{C_{oss}}}$$




Snubber (RCD) 吸收电路及工作状态




Z



Snubber电路设计步骤 (RCD)





设计条件需满足最高电压输入和满载条件



钳位电路电压实测
平均Vclamp = 150 V

反激电路开关波形

- ❑ 需要观察波形最值裕量，尤其要保证MOS的电压裕量，10%~15%或更高；
- ❑ 需要观察开关波形的稳定性
- ❑ 需要观察各个高频纹波的特征




$$k_D = 0.85$$

$$V_{os} = 10 \sim 20V$$


$$BV_{DSS} \times k_D = 700 \times 0.85 = 595V$$

$$V_{sn} = BV_{DSS} \times k_D - V_{os} - V_{in} = 200V$$




开关波形的谐振原因



副边二极管续流中
漏感与Coss及Csn谐振






对EMI有明显影响




DCM模式断流后，
原边电感与Coss谐振

开关波形的谐振优化



变压器匝比N的影响



$N=N_p/N_s$ 决定了开关管应力大小，主要是反射电压 V_{OR} 和原副边电流峰值：




- V_{OR} 较低
 - 通常适用于多路输出的设计
 - 导致次级二极管两端承受的反向电压较高
 - 增大初级侧的峰值电流
- V_{OR} 较高
 - 初级电流的峰值和RMS值较低
 - 可以降低开关管关断时加在次级二极管两端的电压
 - 增大开关管关断时加在开关管两端的电压
 - 增大次级侧的峰值电流
 - 增大占空比

初级侧开关损耗

- 导通损耗
 - RMS 电流和导通电阻 $R_{DS(ON)}$
 - 为降低导通损耗，可以降低 RMS 电流或者降低 $R_{DS(ON)}$
- 硬开关引起开关损耗
 - 取决于输入电压、 V_{OR} 、峰值电流、开关频率以及开关速度
 - 为降低开关损耗，可以降低 V_{OR} 、开关频率或者；提高开关速度
- 软开关引起的开关损耗相对于硬开关损耗是很小的；
- 慢速管有助于更低的谷底。




采用谷底开通




采用DCM模式

开关损耗举例



- 开通损耗 – $3.3 \mu\text{J} * 66 \text{ kHz} = 0.2 \text{ W}$
- 关断损耗 - $6 \mu\text{J} * 66 \text{ kHz} = 0.4 \text{ W}$
- 导通损耗 – $22 \mu\text{J} * 66 \text{ kHz} = 1.4 \text{ W}$
- 总损耗 = 2 W



- 对于相同的磁芯尺寸 – 132 kHz 的设计相对于 66 kHz 的设计，其效率相近
- 工作于较高的工作频率，开关损耗相对于整个 MOSFET 的损耗所占比例会有所增加，但仅仅适用于使用相同大小变压器的情况
- 如果对于 132 kHz 和 66 kHz 工作都采用相同的变压器尺寸，通常变压器损耗的降低可以弥补开关损耗方面的增加
- 假定的开通和关断时间为 60 ns



几种开关电源方案的选型

| 芯片 | MP4401X | HFC0100 | HFC0300 | HFC0310 | HFC0500 | HF500-X | HF900/20 |
|------|------------|------------|------------|-----------|-------------------------|---------------|----------------|
| 控制器 | Y | Y | Y | Y | Y | 700VMos | 900V Mos |
| PFC | Y | N | N | N | N | N | N |
| QR | Y | Y | N | N | N | N | N |
| 工作频率 | 变频 满载降频 | 变频 满载降频 | 变频 满载升频 | 定频 可设置 | 定频 | 定频 | 定频 可设置 |
| 高压启动 | N | Y | Y | N | Y | Y | Y |
| 特殊功能 | 可作升压PFC设计 | 轻载模式 | 变压器体积小 | 输入过压保护 | X电容放电 输入欠压保护 等... | 输入欠压和过 压保护 | 轻载模式 |
| 封装 | SOIC8 | SOIC8 | SOIC8 | SOIC8 | SOIC8 | SOIC8 | DIP8 SOIC14 |


所有方案都具有完备的保护功能：过温度、输出过压、过流和短路保护功能。



QR控制和HFC0100




软开关方式波形




控制逻辑框图

- 准谐振开关控制方式，具有开关损耗小，轻载高效的特点；
- 具有高压启动电流源及各种保护功能；





功能丰富的HFC0500




主要特性:

- ✓ 轻载降频，提高轻载效率
- ✓ 输入欠压保护
- ✓ 定频抖频功能，可获得较好的EMI效果
- ✓ X电容掉电放电功能
- ✓ 计时管脚可实现丰富的保护




HV检测实现过功率补偿




次级二极管的设计

- 选择输出二极管 – 肖特基或超快恢复二极管
- 电压额定值为峰值反向电压，可依据下式来计算 $V_{PIV} = V_{MAX} \cdot \frac{NS}{NP} + V_o$
- 电流额定值应高于平均输出电流值至少两倍 $I_{RATED} \geq 2 \cdot I_o$
- 为达到更好的散热性能及效率，可以考虑2个二极管并联
- 当输出电流达到3A以上，肖特基或快恢复二极管的损耗超过1.5W，建议使用同步整流方案来处理



- 次级侧的寄生效应引起振荡;
- 电压过冲会损坏次级二极管;
- 寄生振荡在 EMI 测试时会表现出来 (尤其是辐射 EMI)。

RC吸收设计要点



- 从次级绕组处测量漏感
- 查找二极管的寄生电容特性
- 依下式计算电阻：
$$R_{SNUB} = \sqrt{\frac{L_{LKG}}{C_{DIODE}}}$$
- 用于计算的电容数值应大大高于二极管自身的寄生电容
- 过大的容量会导致更多的功耗

次级电容的选择

- 选取的电容，其纹波电流额定值应高于计算得出的纹波电流；
- 电容的耐压应高于空载时的输出电压；
- 对于较低输出纹波的设计，选择低 ESR 的电容；
- 为达到更好的环路响应，使用容量较小但耐压更高的电容 (相同的 ESR 和纹波电流额定值)
- 最小容量可从下式计算得出：

$$C_{MIN} = \frac{2 \cdot I_O \cdot T_{OFF}}{V_{PP}}$$

- 电容的寿命取决于温度；
- 较大电流输出，为获得更好纹波考虑Pi型滤波，并结合电解、陶瓷并联优点进行设计。

磁性原件设计

磁芯尺寸与开关频率成反比

EE、EI 和 EF 磁芯
(低 - 中等功率)

| 几何形状 | 磁芯尺寸 | 最大功率 (132 kHz) | 最大功率 (66 kHz) |
|---------------|-----------------|-------------------|------------------|
| EE、EI 及 EF | EF12.6 | 3 | 1 |
| | EE13 | 6 | 3 |
| | EE16 | 8 | 4 |
| | EE19 | 13 | 7 |
| | EE22 | 13 | 7 |
| | E20/10/6 (EF20) | 19 | 10 |
| | EE25 | 24 | 13 |
| | E25/13/7 (EF25) | 40 | 23 |
| | EE28 | 55 | 31 |
| | EE30 | 73 | 43 |
| | EE35 | 111 | 68 |
| EE40 | 161 | 102 | |

EER、ETD 及 PQ
磁芯 (高功率)

| 几何形状 | 磁芯尺寸 | 最大功率 (132 kHz) | 最大功率 (66 kHz) |
|------|-------------|-------------------|------------------|
| EER | EER28 | 82 | 49 |
| | EER35 | 163 | 104 |
| | EER40 | 221 | 143 |
| ETD | ETD29/16/10 | 97 | 58 |
| | ETD34/17/11 | 133 | 83 |
| | ETD39/20/13 | 198 | 127 |
| | ETD44/22/15 | 266 | 175 |
| PQ | PQ26/20 | 58 | 34 |
| | PQ32/30 | 157 | 99 |
| | PQ40/40 | 315 | 208 |

绕组设计

➤ 直流损耗:


与 RMS 电流和绕组阻抗成函数关系

➤ 交流损耗

- 趋肤效应
- 临近效应
- 临近损耗



临近损耗

- 当绕组层数增加时临近损耗也会增大
- 不要试图将超过实际需要的过量的铜线绕制在绕线窗口以内
- 更多的铜线意味着更多的绕组层数，这样会增加整个损耗




趋肤效应

- 较高频率的电流总是趋于在导线的外围部分流动;
- 整个导线并未被完全利用, 对于交流成份导线呈现更高的阻抗;
- 对于 132 kHz 工作频率, 趋肤深度 d (导线可利用深度) 为 0.198 mm
- 能够被完全利用 ($R_{DC}=R_{AC}$) 的导体直径为 $0.2 \text{ mm} \times 2 = 0.4 \text{ mm}$




临近效应

- 假定有2个有电流流过的导体 (电流同向);
- 其中一个导体产生的交流磁场与另一个导体的磁场相互作用, 从而使得导体中的电流趋于在两个导体的外侧流动;
- 在导体的某个部分引起电流“拥挤”的现象;
- 和趋肤效应一样, 降低了导体的有效截面积。




变压器绕制

- 初级绕组
 - 噪声端 (漏极端) 应处于绕组结构的最深处以降低EMI;
- 偏置绕组
 - 对于采用光耦器进行稳压反馈的设计, 辅助绕组应介于初级和次级绕组之间, 充当一个屏蔽绕组;
 - 对于初级侧绕组(辅助绕组)稳压反馈, 从输出稳定性出发, 辅助绕组有条件应远离初级绕组, 以利于输出稳压;



次级侧反馈






初级侧 (辅助绕组) 反馈

漏感

原因:

- 部分磁力线没有与次级绕组相耦合
- 漏感与分散的磁力线直接成比例



将次级绕组直接绕制在初级绕组上面 – 即使这样也没有达到100%的耦合

为降低漏感:

- 降低圈数
- 减小层数
- 使用绕线面积合适的磁芯 (如果可能的话)
- 使用三层绝缘线 (如果可能的话)
- 对于高功率的设计, 考虑采用初级绕组分开绕制的方式 (三明治绕法)

反激电路设计计算

输入电容


经验取值为2~3uF/W，选取22uF，成本允许选择33uF/450V输入，

理论依据：

$$V_{DC}(V_{ac}, t) = \sqrt{2 \cdot V_{ac}^2 - \frac{2 \cdot P_{in}}{C_{in}} \cdot t}$$

确定Vdc(min)

$$V_{in_max} = \sqrt{2} \cdot V_{ac_max}$$



Vro的设计

反射电压取值在低压输出（5V）时取值80~100V，高压输出（24V）时取值100~135V；

12V输出时取值90V，考虑Mos的电压应力小；变比N取值7~8.

理论依据：


$$V_{RO} = N \cdot (V_O + V_F)$$

得到Mos和二极管的耐压取值：

$$V_{MOS} = \frac{V_{in(max)} + V_{RO} + 60V}{K}$$

$$V_{diode} = \frac{V_{in(max)} / N + V_O + 20V}{K}$$

确定变比N



反激电路设计计算


峰值电流计算

Vin最低电压时工作在BCM，可获得最简易的电感计算，理论依据：

$$D_{vin_min} = \frac{(V_O + V_F)N}{V_{vin_min} + (V_O + V_F)N} \quad T_{on} = D \cdot T$$

$$I_{av} = \frac{P_{in}}{V_{in_min}} \quad I_{peak} = \frac{I_{av}}{(1 - 0.5K_p)D} \quad K_p \text{为} 1 \text{时, BCM模式}$$

Kp为1时，BCM模式，此时 $I_{peak} = 2I_{av}/D$ ，同理可以算出 $I_{peak} = 2I_o/N(1-D)$




确定峰值电流Ipeak

采样电阻计算：

考虑斜坡补偿slope_comp，如： $V_{slope} = 25mV / us$

$$V_{sense} = 0.95V_{lim} - V_{slope} \cdot T_{on} = R_{sense} \cdot I_{peak}$$

确定采样电阻Rsense



反激变压器计算


电感量的计算Lm

电感电流纹波系数Kp决定了电流大小，也决定了CCM模式还是DCM模式，Kp一般取值0~1之间

Kp=1为DCM，全范围输入Kp取值0.6~0.8, 230Vac下取值0.8~1:

$$I_{ripple} = K_p \cdot I_{peak}$$

$$L_m = \frac{V_{in_min} T_{on}}{I_{ripple}}$$



确定原边电感量Lm

变压器设计

磁芯的选取根据开挂频率和功率关系，选取EE19~EE22的磁芯比较合适；

线圈的计算通过：


$$N_p = \frac{L_m \cdot I_{peak}}{B_{max} \cdot A_E}$$

$$N_s = \frac{N_p}{N}$$

Transformer Design


| | | | | | |
|--------------------------|----------|-----------------|---|-------------------|--|
| Inductor Core | EE19/8/5 | | | | |
| Bobbin Type | CPH- | | | | |
| Inductor Core Area Ae | 22.6 | mm ² | | | |
| Inductor Winding Area Aw | 54.72 | mm ² | | | |
| Primary inductance | 2.174 | mH | | | |
| | Turns | Coil Diameter | | Parallel Windings | |
| Primary Winding | 194 | 0.227 mm | X | 1 | |
| Output Winding | 27 | 0.511 mm | X | 1 | |

反激设计布局要点






- 输入环路（输入电容—变压器原边—Mos—采样电阻—输入电容地）和输出环路（变压器副边输出—二极管—输出电容—输出电容地—变压器输出地）要小；
- 变压器原边输出、Mos的漏极和钳位电路输入的线要宽短；
- 芯片的信号部分和副边反馈的信号部分原理Mos和二极管布置；
- 芯片的Vcc电容尽量靠近芯片放置；

反激设计布局要点



- 输入环路（输入电容—变压器原边—Mos—采样电阻—输入电容地）和输出环路（变压器副边输出—二极管—输出电容—输出电容地—变压器输出地）要小；
- 变压器原边输出、Mos的漏极和钳位电路输入的线要宽短；
- 芯片的信号部分和副边反馈的信号部分原理Mos和二极管布置；
- 芯片的Vcc电容尽量靠近芯片放置

小测试



- What are the **approximate** values of
 - V_{IN}
 - V_{OR}
 - V_O
 - LP (Primary Inductance)
 - Full load current

Thanks